在 CES 2025 上，AMD 推出了代號(hào)為 Strix Halo 的 Ryzen AI MAX 300 系列高性能移動(dòng)處理器，其擁有最高 16 核、32 線程的 CPU，以及 40 組 CU 的龐大 GPU。

外媒 Chips and Cheese 對(duì) AMD 高級(jí)晶片研究工程師 Mahesh Subramony 進(jìn)行了訪問(wèn)，為大家揭示 Ryzen AI MAX 300 處理器系列在開發(fā)與設(shè)計(jì)方面的幕后情況。

該系列處理器采用 Zen 5 架構(gòu)及 Chiplet 小晶片設(shè)計(jì)，其中裝載 CPU 核心的晶片被稱作 CCD，每顆 CCD 可容納 8 顆核心。因此，在像 Ryzen AI MAX + 395、AI MAX 390 這類核心數(shù)量超過(guò) 8 組的產(chǎn)品中，數(shù)據(jù)運(yùn)算有時(shí)會(huì)出現(xiàn)跨 CCD 傳輸?shù)默F(xiàn)象。

長(zhǎng)期以來(lái)，AMD 在跨 CCD 運(yùn)算方面一直被指責(zé)延遲過(guò)高，原因在于 CCD 的連接方案，包括當(dāng)下最新的 Ryzen 9000 桌上型系列，均采用 SERDES（Serializer / Deserializer，串行器/解碼器）方案。

此方案的優(yōu)點(diǎn)是能夠允許更長(zhǎng)的傳輸路徑，但缺點(diǎn)是會(huì)增加延遲。然而，在 Ryzen AI 300 上，AMD 將連接方式改為“線路?！保⊿ea of wire）策略，通過(guò)大量電路直接連接每顆小晶片，取代原有的 SERDES 設(shè)計(jì)。

這種線路支持每個(gè)時(shí)鐘周期 32 bytes 的資料吞吐量，并且由于減少了額外轉(zhuǎn)換的步驟，使得 CCD 之間的傳輸更加高效，從而降低了延遲。當(dāng)然，新的連接設(shè)計(jì)并非完美無(wú)缺。

譚懿可
發(fā)布作者